Munich, Germany – April 13 th, 2021 – Codasip, the leading supplier of processor design solutions and customizable RISC-V processor IP, is pleased to announce the availability of Codasip Studio 9.0 ...

RISC-Vは「リスク ファイブ」と読む。カリフォルニア大学バークレイ校はRISC(Reduced Instruction Set Computer)と命名したPatterson教授が在籍するコンピュータアーキテクチャ研究の名門であり、1981年に発表されたRISC-1からのRISCプロセサの開発の歴史がある。この歴史 ...

RISC-Vが日本で注目を集めるようになったのは2017年12月に開催されたワークショップ「RISC-V Day 2017 Tokyo」の前後ではないかと思われる。当時、同ワークショップに参加されたHisa Ando氏のレポートでは、立ち見も出る盛況ぶりであったと記されているほどの注目 ...

クアルコムでシニアディレクター プロダクトマネージャーを務めるKarl Whealton氏は日本時間10月24日、日本メディアのインタビューに応じた。 Whealton氏は、クアルコムがSnapdragonなどで採用しているアーキテクチャの「Arm」と、オープンソースの「RISC-V」との ...

今月は師走ということもあり(←なんの理由にもなっていない)、ちょっとRISC-Vの動向をいくつかご紹介したいと思う。 駆逐された命令アーキテクチャたち ここ10年ぐらいでいうと、汎用の高性能プロセッサというマーケットに新アーキテクチャを投入して ...

RISC-Vコア開発が盛んになっている近年 実は最近はこうしたRISC-Vの独自コアの発表が目立つ。 MIPSはあくまでも一例であって、たとえば今年4月のLinley Spring Processor Conference 2022でWDは第3世代のRISC-Vコアである「SweRV EHX3」を発表している (図版06)。

民主的なCPU「RISC-Vコア」について書かれた最新本（注釈）筆者撮影 もはや日本だけが世界から取り残されてしまいそうだ。オープンソースのCPUコアであるRISC-V（リスクファイブと発音）の勢いが止まらない。IntelやAMDのx86系のCISC（Complex Instruction Set Computer ...

前回はRISC-Vの基になるRaven-1に至るまでのUC Berkeley（米カリフォルニア大学バークレー校）の歴史を中心にご紹介したが、今月はそのRISC-Vのエコシステムが立ち上がるまでについてご紹介する。 ただその前に前回の記事に対する感想ツイートの中でちょっと気 ...

RISC-V, pronounced “risk five,” is a modern open-source instruction set architecture (ISA) based on reduced instruction set computer (RISC) principles. In simple terms, it’s like a blueprint that ...