このチュートリアルでは、ザイリンクス Alveo データセンター アクセラレータ カードを使用してアクセラレーションされた計算量の多いアプリケーションについて説明します。FPGA 上で実行する特定のカーネルを設計し、パフォーマンスのためのホスト側 ...

vector-add カーネルのソース コード このチュートリアルでは、ハードウェア アクセラレータ (カーネルとも呼ばれる) は C++ で記述されています。Vitis フローでは、Verilog または VHDL でコード記述されたカーネルもサポーされます。vector-add カーネルの Verilog RTL バージョンを使用した例 については ...

Finishを選択する。 ここまでで、TutorialのVivadoの作業は終わりになります。 次回はVitisを使って、ZYNQ上で動作するソフトウェアを作成していきます。 もし、このやり方ではなく、もっと良い方法があれば、教えてください。